12. タイマ

12.1 Timer0/1

Timer0/1は2つの16ビットタイマ/カウンタです。TCONとTMODは、Timer0とTimer1を構成するために使用されます。TCONは、タイマ/カウンタT0とT1の起動制御とオーバーフロー割り込みと外部割り込み制御に使用されます。各タイマは、2つの8ビットレジスタからなる16ビットのタイミングユニットです。Timer0の上位バイトカウンタはTH0、下位バイトはTL0です。Timer1の上位バイトカウンタはTH1、下位バイトはTL1です。Timer1はUART0のボーレートジェネレータとしても使用できます。

Timer/Counter 0/1制御レジスタ(TCON):

Timer/Counter 0/1 モードレジスタ(TMOD):

Timernカウント下位バイト(TLn) (n = 0, 1):

Timernカウント上位バイト(THn) (n = 0, 1):

12.2 Timer2

Timer2は16ビットのオートリロードTimer/Counterです。T2CON, T2MODレジスタで設定します。Timer2の上位バイトカウンタはTH2、下位バイトはTL2です。Timer2はUART0のボーレート発生器として使用できます。また、2つの信号レベルのキャプチャ機能を持っています。キャプチャカウントはRCAP2レジスタとT2CAP1レジスタに格納されます。

Timer/Counter2制御レジスタ(T2CON):

Timer/Counter2モードレジスタ(T2MOD):

カウントリロード/キャプチャ2データレジスタ(RCAP2):

Timer2カウンタ(T2COUNT), bT2_CAP1_EN = 0の時有効:

Timer2キャプチャ1データ(T2CAP1), bT2_CAP1_EN = 1の時有効:

12.3 Timer3

Timer3セットアップレジスタ(T3_SETUP):

Timer3カレントカウント(T3_COUNT), bT3_EN_CK_SE = 0の時有効:

Timer3クロック分周設定レジスタ(T3_CK_SE), bT3_EN_CK_SE = 1の時有効:

Timer3カウント終了値レジスタ(T3_END):

Timer3状態レジスタ(T3_STAT):

Timer3制御レジスタ(T3_CTRL):

キャプチャモードでは、bT3_CAP_M1、bT3_CAP_M0はキャプチャエッジを選択します。
00: キャプチャモードはオフまたはサスペンドになります。
01: エッジは任意のエッジ、すなわちレベルの変化によってアクティブになり、キャプチャは任意のエッジから任意のエッジまでである。
10: 立ち下がりエッジによってアクティブになり、立ち下がりエッジから立ち下がりエッジへのキャプチャ。
11: 立ち上がりエッジでアクティブになり、立ち上がりエッジから立ち上がりエッジへのキャプチャ。

PWMモードでは、bT3_CAP_M1、bT3_CAP_M0は、データの繰り返し回数を選択します。
00: データは再利用されず、PWMサイクルごとに新しいデータが使用されます。
01: 4回データを再利用し、連続4回のPWMサイクルで同じデータを使用します。
10: 8回データを再利用します。
11: 16回データを再使用します。

DMA残量レジスタ(T3_DMA_CN):

DMAカレントバッファアドレス(T3_DMA):

FIFOポート(T3_FIFO):

12.4 PWM機能

CH559のTimer3は16ビットのPWM機能を有している。この他に8ビットのPWMが2つあります。PWMは、デフォルトの出力極性をLOWまたはHIGHに選択することができます。PWM出力のデューティサイクルを動的に変更することができます。単純なRC抵抗とコンデンサで積分ローパスフィルタリングを行った後、様々な出力電圧を得ることができ、これは低速デジタル-アナログ変換DACに相当する。

PWM3出力のデューティサイクル = T3_FIFO / T3_END。値が0%から100%までの範囲をサポートしています。T3_FIFOの値がT3_ENDより大きい場合は100%として扱われます。

PWM1出力のデューティサイクル = PWM_DATA / PWM_CYCLE。値が0%から100%までの範囲をサポートしています。PWM_DATAの値がPWM_CYCLEよりも大きい場合は100%として扱われます。

PWM2出力のデューティサイクル = PWM_DATA2 / PWM_CYCLE。値が0%から100%までの範囲をサポートしています。PWM_DATA2の値がPWM_CYCLEよりも大きい場合は100%として扱われます。

実用的な用途では、PWMピンの出力を許可し、PWM出力ピンをプッシュプル出力モードに設定することを推奨します。

12.4.1 PWM1とPWM2

PWM2データレジスタ(PWM_DATA2):

PWM1 data register (PWM_DATA):

PWM制御レジスタ(PWM_CTRL):

PWMクロック分周設定レジスタ(PWM_CK_SE):

PWMPWM周期レジスタ(PWM_CYCLE):

12.5 タイマ機能

12.5.1 Timer0/1

1. タイマの内部クロック周波数を選択するためにT2MODを設定します。bTn_CLK(n = 0/1)が0の場合、Timer0/1に対応するクロックはFsys/12となります。bTn_CLK が1の場合は、bTMR_CLK = 0または1でFsysを選択します。クロックとして/4またはFsysを選択します。
2. TMODを設定してタイマーの動作モードを設定します。
3. タイマ/カウンタの初期値TLn, THn(n = 0/1)を設定します。
4. TCONのビットTRn(n = 0/1)を設定することで、タイマ/カウンタの起動/停止を行います。ビットTFn(n = 0/1)で問い合わせるか、割り込みモードで検出します。

モード0: 13ビットタイマ/カウンタ

モード1: 16ビットタイマ/カウンタ

モード2: 自動リロード8ビットタイマ/カウンタ

モード3: Timer0は、独立した2つの8ビットのタイマとカウンタに分解され、Timer1のTR1制御ビットが借用される。

Timer1は、借用されたTR1制御ビットをモード3を開始するか否かで置き換え、Timer1はモード3に入り、Timer1の動作を停止する。

12.5.2 Timer2

Timer2 16ビットリロードタイマ/カウンタモード:

1. T2CONのRCLK, TCLKビットを0に設定し、非シリアルポートのボーレート生成モードを選択します。
2. T2CONのビットC_T2を0に設定します。内部クロックを使用する場合は(3)に進みます。また、T2ピンの立ち下がりエッジをカウントクロックとして使用する場合は、ステップ(3)をスキップして1に設定することもできます。
3. T2MODを設定して、タイマの内部クロック周波数を選択します。bT2_CLKが0の場合、Timer2のクロックはFsys / 12となります。bT2_CLKが1の場合は、T.R_CLK=0または1でクロックとしてFsys / 4またはFsysを選択します。
4. T2CONのCP_RL2ビットを0に設定し、Timer2の 16ビットリロードタイマ／カウンタ機能を選択します。
5. タイマーオーバーフロー後のリロード値に RCAP2L,RCAP2H を設定します。タイマの初期値にTL2, TH2を設定し（一般的にはRCAP2L, RCAP2Hと同じ）、TR2を1に設定し、t.rt Timer2を設定します。
6. 現在のタイマ/カウンタの状態は、TF2またはTimer2割り込みを問い合わせることで取得できます。

Timer2のクロック出力モード:

16ビットリロードタイマ/カウンタモードを参照してください。T2MODのT2OEビットを1に設定することで、T2ピンからのTF2分周クロックの出力を有効にします。

Timer2シリアルポート0ボーレート生成モード:

1. T2CONのビットC_T2を0に設定して内部クロックを使用するか、1に設定してT2ピンの立ち下がりエッジをクロックとして選択します。T2CONのRCLK, TCLKを1またはh.mのいずれかに設定します。ボーレートジェネレータのモードを選択します。
2. タイマの内部クロック周波数を選択するためにT2MODを設定します。bT2_CLKが0の場合、Timer2のクロックはFsys / 4となります。bT2_CLKが1の場合は、bTMR_CLK=0または1でFsys / 2またはFsysをクロックとして選択します。
3. タイマオーバーフロー後のリロード値にRCAP2L, RCAP2Hを設定し、TR2を1に設定してTimer2を起動します。

Timer2デュアルチャネルキャプチャモード:

1. T2CONのRCLK, TCLKビットを0に設定し、非シリアルポートのボーレート生成モードを選択します。
2. T2CONのビットC_T2を0に設定します。内部クロックを使用するように選択し、ステップ(3)に進みます。また、T2ピンの立ち下がりエッジをカウントクロックとして選択するように設定し、ステップ(3)をスキップします。
3. T2MODを設定して、タイマの内部クロック周波数を選択します。bT2_CLKが0の場合、Timer2のクロックはFsys/12となります。bT2_CLKが1の場合は、T.R_CLK=0または1でクロックとしてFsys/4またはFsysを選択します。
4. T2MODのbT2_CAP_M1, bT2_CAP_M0を設定し、対応するエッジキャプチャモードを選択します。
5. T2CONのCP_RL2ビットを1に設定し、Timer2によるT2EXピンのキャプチャ機能を選択します。
6. TL2, TH2をタイマの初期値に設定し、TR2を1に設定してTimer2をスタートさせます。
7. CAP2のキャプチャが完了すると、RCAP2LとRCAP2Hは現在のTL2とTH2のカウント値を保存し、EXF2を設定して割り込みを発生させます。次のキャプチャされたRCAP2LとRCAP2H i.lは、最後にキャプチャされたRCAP2LとRCAP2Hの間になり、その差は2つの有効なエッジ間の信号幅となります。
8. T2CONのビットC_T2が0、T2MODのビットbT2_CAP1_ENが1の場合、T2ピンのTimer2のキャプチャ機能が同時に有効になります。CAP1のキャプチャが完了すると、T2CAP1LとT2CAP1Hは現在のTL2とTH2を保存し、CAP1Fビットがセットされて割り込みを発生させます。

12.5.3 Timer3

1. T3_SETUPのビットbT3_EN_CK_SEを1に設定し、Timer3のクロック分周設定レジスタT3_CK_SEを有効にして分周係数を設定し、クロックをFsys / T3_CK_SEにカウントします。設定完了後、T._EN_CK_SEをクリアします。
2. T3_ENDのカウント終了値またはPWMの総回数を設定します。
3. 必要に応じてT3_SETUPで割り込み許可をONにします。
4. T3_CTRLに各制御ビットをセットしてモードを選択し、bT3_CLR_ALLをクリアし、bT3_CNT_ENをセットしてTimer3をスタートさせる。
5. 必要に応じてT3_DMA_ALとT3_DMA_AHとT3_DMA_CNを設定し、bT3_DMA_ENを設定してDMA機能を有効にする。

Timer3のキャプチャされたデータ形式:

Timer3は、信号の有効な2つのエッジ間の幅をキャプチャするために使用することができます。キャプチャ中またはキャプチャ後に、DMAまたはFIFOを直接読み込んで幅データを取得することができます。データは16ビットです。最上位ビットは識別ビットで、下位15ビットは幅カウントです。信号キャプチャが有効になった後は、有効なエッジが検出されるたび、またはタイマーがオーバーフローするたびにデータが生成されます。最初の有効エッジで生成されるデータは、シグナルキャプチャが有効になった時点からの幅であり、2つの有効エッジの幅ではないので、通常は最初にキャプチャされたデータは破棄されます。

(1). bT3_CAP_M1とbT3_CAP_M0が11

立ち上がりエッジが有効であり、立ち上がりエッジから立ち上がりエッジまでの信号幅を捕捉していること、すなわち立ち上がりエッジが有効になっていることを意味する。データの最上位ビットが１であれば、信号幅がカウント終了値をオーバーしたことを意味し、つまり、タイミングがT3_ENDを超えて次の立ち上がりエッジが見つからない場合には、最上位ビットが0である次のデータの幅に幅値を加算しなければならない。最上位ビットが0であるということは、ある立ち上がりエッジの終了間の幅であり、ある前のデータの最上位ビットが1であるかどうかによって下位15ビットが前方に累積されるかどうかが決まるということである。このモードでは、超広幅信号や特殊用途の終了信号を検出するためにT3_ENDを設定し、通常の信号はオーバーフローしないようにすることが望ましい。

例えば、T3_ENDが4000hに設定され、収集された生データのシーケンスは以下のようになります。

1234h, 2345h, 0456h, C000h, C000h, 1035h, 3579h, C000h, 2468h, 0987h を組み合わせて、各立ち上がりエッジ間の間隔を求めます。: 1234h, 2345h, 0456h, 9035h, 3579h, 6468h, 0987h

(2). bT3_CAP_M1とbT3_CAP_M0が10

上記と同じですが、立上りエッジから立下りエッジまでの信号幅を捉えた立下りエッジが有効、つまり立下りエッジが有効となります。

(3). bT3_CAP_M1とbT3_CAP_M0が01

任意のエッジは有効であり、任意のエッジから任意のエッジまでの信号幅をキャプチャし、すなわち、レベル変化が有効化されます。データの最上位ビットが1の場合、幅はハイレベル幅、つまり立ち上がりエッジから立ち下がりエッジまでの幅となります。データの最上位ビットが0の場合、幅はローレベル幅、すなわち立下りエッジから立上りエッジまでの幅となる。最上位ビットをマスキングした後の下位15ビットは、分割クロックでカウントされた幅値となります。このモードでは、タイミングオーバーフローを避けるために、T3_ENDをより大きな値に設定することが推奨されますが、有効データの15桁を超えてはいけません。