11. xBUS外部バス
11.1 外部バスレジスタ
外部バス補助設定レジスタ(XBUS_AUX):
| ビット | 名前 | アクセス | 概要 | リセット値 |
|---|---|---|---|---|
| 7 | bUART0_TX | R0 | UART0の送信状態を表示します。1は送信中を意味します。 | 0 |
| 6 | bUART0_RX | R0 | UART0の受信状態を表示します。1は受信中を意味します。 | 0 |
| 5 | bSAFE_MOD_ACT | R0 | セーフモードの状態を表示します。1は現在セーフモードであることを意味します。 | 0 |
| 4 | bALE_CLK_EN | RW | ALEピンクロック出力許可 1: xBUS動作がない時にALEがシステムの主周波数12、つまりFsys/12を出力します。 0: クロック信号の出力を無効にし、EMIを低減するために外部バス下位8ビットアドレスラッチ信号にアクセスするために必要な時だけ出力します。 | 0 |
| 3 | GF2 | RW | 一般フラグビット2。ユーザーは自分で定義することができます。ソフトウェアでクリアまたは設定できます。 | 0 |
| 2 | bDPTR_AUTO_INC | RW | MOVX_@DPTR命令が完了した後、DPTRをオートインクリメントすることを有効にする。 | 0 |
| 1 | reserved | R0 | 予約 | 0 |
| 0 | DPS | RW | デュアルDPTRデータポインタ選択ビットです。 | 0 |
外部バス速度設定レジスタ(XBUS_SPEED):
| ビット | 名前 | アクセス | 概要 | リセット値 |
|---|---|---|---|---|
| 7 | bXBUS1_SETUP | RW | XBUS1の設定時間を選択します。 0: 2クロックサイクル 1: 3クロックサイクル | 1 |
| 6 | bXBUS1_HOLD | RW | XBUS1のホールド時間を選択します。 0: 1クロックサイクル 1: 2クロックサイクル | 1 |
| 5 | bXBUS1_WIDTH1 | RW | XBUS1バスHIGHパルス幅 | 1 |
| 4 | bXBUS1_WIDTH0 | RW | XBUS1バスLOWパルス幅 | 1 |
| 3 | bXBUS0_SETUP | RW | XBUS0の設定時間を選択します。 0: 2クロックサイクル 1: 2クロックサイクル | 1 |
| 2 | bXBUS0_HOLD | RW | XBUS0のホールド時間を選択します。 0: 1クロックサイクル 1: 2クロックサイクル | 1 |
| 1 | bXBUS0_WIDTH1 | RW | XBUS0バスHIGHパルス幅 | 1 |
| 0 | bXBUS0_WIDTH0 | RW | XBUS0バスLOWパルス幅 | 1 |
11.2 外部バスピン
表11.2.1 外部バスピン一覧
| GPIO | ダイレクトアドレスモードピン | マルチプレックスアドレスモードピン | 概要 |
|---|---|---|---|
| P3.7 | RD | RD | 外部バスリード信号出力ピン、アクティブLOW、立ち上がりエッジサンプリング入力 |
| P3.6 | WR | WR | 外部バス書き込み信号出力ピン、アクティブLOW |
| P0.0~P0.7 | D0~D7 | D0~D7 | 8ビット双方向データバス |
| A0~A7 | マルチプレックス下位8ビットアドレスA[0:7]出力、ALEで制御される外部回路でラッチされます。 | ||
| P4.0~P4.5 | A0~A5 | 未使用 | ダイレクトバスアドレスA[0:5]出力ピン、P4_DIR出力を設定する必要があります。 |
| P3.5 | A6 | 未使用 | バスダイレクトアドレスA6出力ピン |
| P2.7 | A7 | バスダイレクトアドレスA7出力ピン | |
| A15 | バスアドレスA15出力ピン | ||
| P2.0~P2.6 | A8~A14 | A8~A14 | バスアドレスA[8:14]出力ピン |
| P3.4 | XCS0 | XCS0 | チップセレクト0出力ピン、アドレス範囲 4000h~7FFFh、アクティブロー |
| P3.3 | !A15 | !A15 | バスアドレスA15反転出力端子、チップセレクト1出力に相当、アドレス範囲8000h~FFFFh、アクティブロー、ALE無効状態でのみ使用可能 |
| P5.5 | !A15 | !A15 | バスアドレスA15反転出力端子、チップセレクト1出力に相当、アドレス範囲8000h~FFFFh、アクティブロー、ALE有効状態でのみ使用可能 |
| P5.4 | ALE | マルチプレックス下位8ビットアドレスラッチ制御出力ピン、アクティブハイ | |
| ALE | システム周波数12分割クロック Fsys/12出力ピン、デューティサイクル1/12 |
外部バス状態のアドレス出力やチップセレクト出力など、上記の未使用ピンの一部は、GPIOマルチプレックス優先順位に応じて他のモジュールで使用することができ、P4.0~P4.5の未使用ピンも使用することができます。P4_DIRを設定することで入力状態を保持します。
bXBUS_CS_OE = 1 の時。バスアドレスA15の反転信号を入力すると、ALEの出力状態に応じて出力端子が選択されます。ALEの出力が許可されている場合、!A15はP5.5からの出力を選択する。ALEが出力できない場合。!A15はP3.3出力を選択します。ALE出力状態はbUH1_DISABLE, bXBUS_EN, bXBUS_AL_OE, bALE_CLK_ENの組み合わせで決定されます。
表11.2.2 P5.4ピンマルチプレックスALE出力ステータス表
| bUH1_DISABLE | bXBUS_EN | bXBUS_AL_OE | bALE_CLK_EN | P5.4ピン機能概要 |
|---|---|---|---|---|
| 0 | x | x | x | ALE出力を無効にし、HMを優先(P5.5はHPとして使用) |
| 1 | 0 | x | 0 | デフォルトではXBとして使用されるALE出力を無効にする(P5.5はXAとして使用) |
| 1 | 0 | x | 1 | ALEはシステムの12周波クロック信号のみを出力します。 |
| 1 | 1 | 1 | 0 | デフォルトではXBとして使用されるALE出力を無効にする(P5.5はXAとして使用) |
| 1 | 1 | 1 | 1 | ALEはシステムの12周波クロック信号のみを出力します。 |
| 1 | 1 | 0 | 0 | ALEはバス上でのみ下位8ビットのアドレスラッチ信号を出力します。 |
| 1 | 1 | 0 | 1 | ALEはバスアクセス時に下位8ビットのアドレスラッチ信号を出力し、アイドル時にはシステムの主周波数12周波数のクロック信号を出力します。 |